Программа генерации кода для ПЛИС/FPGA «Искатель»
ПЛИС FPGA Нейросеть Система остаточных классов Распознавание Импортозамещение Умная видеокамера Умный видеорегистратор
Программа предназначена для ускорения инференса нейросетей (НС) на FPGA путем использования системы остаточных классов (СОК). Прошивка значительно ускорит работу сверточных и полносвязных НС на FPGA с числом логических элементов от 15 000, в частности, разложение 32х битных чисел на множество 4-6 битных чисел, ускоряет операции сложения в 4 раза, а умножения в 20 раз. Для инференса НС не нужны операции, затрудненные к реализации в СОК, такие как медленные операции сравнения и деления.
Программа применяется в любых устройствах «интернета вещей», использующих нейросети, во внешних блоках аппаратного ускорения компьютеров. FPGA с быстрыми нейросетями могу применяться в мобильных/автономных устройствах, в частности, в роботах, в БПЛА или в ракетной технике.
Сергей
Сивков
Павлович
директор
Отсутствует
Отсутствует
-
-
-
-
РОССИЯ
Сергей
Сивков
Павлович
директор
РОССИЯ
28.23.37
Нейронные сети
47.33.31
Интегральные микросхемы
01.02.EP
COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE
01.02.ER
COMPUTER SCIENCE, CYBERNETICS
01.02.ET
COMPUTER SCIENCE, INFORMATION SYSTEMS
Сергей
Сивков
Павлович
РОССИЯ
Антон
Шалимов
Владимирович
РОССИЯ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ "ФОНД СОДЕЙСТВИЯ РАЗВИТИЮ МАЛЫХ ФОРМ ПРЕДПРИЯТИЙ В НАУЧНО-ТЕХНИЧЕСКОЙ СФЕРЕ"
1027739479734
СЕРГЕЙ
ПОЛЯКОВ
ГЕННАДЬЕВИЧ
Организация
Федеральное государственное бюджетное учреждение "Фонд содействия развитию малых форм предприятий в научно-технической сфере"
Федеральные государственные бюджетные учреждения
ООО "НЕЙРОТЕХ"
ОБЩЕСТВО С ОГРАНИЧЕННОЙ ОТВЕТСТВЕННОСТЬЮ "НЕЙРОТЕХ"
1225900006155
СЕРГЕЙ
СИВКОВ
ПАВЛОВИЧ
Организация
Организации, учрежденные юридическими лицами или гражданами, или юридическими лицами и гражданами совместно
Общества с ограниченной ответственностью