«Устройство сбоеустойчивого разряда самосинхронного регистра хранения»
самосинхронная схема, схема независящая от задержек, регистр хранения, сбоеустойчивость, парафазный сигнал.
Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных регистровых и вычислительных устройств, систем цифровой обработки информации. Из уровня техники известно устройство разряда самосинхронного регистра хранения, содержащее два гистерезисных триггера (Г-триггера) и элемент 2ИЛИ-НЕ. Недостаток этого устройства состоит в недостаточно высокой надежности. Заявляемое изобретение направлено на повышение надежности и сбоеустойчивости разряда самосинхронного регистра хранения. Поставленная цель достигается тем, что в схему, содержащую два двухвходовых гистерезисных триггера (Г-триггера), двухвходовой индикаторный элемент, парафазный информационный вход, вход управления, парафазный информационный выход и индикаторный выход, введены второй выход индикаторного элемента и третьи входы в первый и второй Г-триггеры, подключенные ко второму выходу индикаторного элемента разряда регистра.
Возможный вариант использования: создание сбоеустойчивых самосинхронных изделий при построении самосинхронных триггерных, регистровых и вычислительных устройств, а также систем цифровой обработки информации.
Зацаринный А.А.
Заместитель директора
Доктор технических наук
Зацаринный А.А.
Заместитель директора
50.33.04
Перспективные архитектуры. Архитектуры параллельной обработки
20.15.05
Информационные службы, сети, системы в целом
20.19.23
Перевод научных текстов
20.01.07
Теория и методология информатики
01.02.EP
COMPUTER SCIENCE, ARTIFICIAL INTELLIGENCE
01.02.ER
COMPUTER SCIENCE, CYBERNETICS
01.02.ET
COMPUTER SCIENCE, INFORMATION SYSTEMS
01.02.EV
COMPUTER SCIENCE, INTERDISCIPLINARY APPLICATIONS
Игорь
Соколов
Анатольевич
Формирование концептуальных положений по разработке устройства сбоеустойчивого разряда самосинхронного регистра хранения
Юрий
Дьяченко
Георгиевич
Топологическая реализация и характеризация
Юрий
Степченков
Афанасьевич
Разработка принципиальной электрической схемы в рамках КМОП-технологии
Виктор
Захаров
Николаевич
Разработка функциональной схемы
МИНОБРНАУКИ РОССИИ
МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
1187746579690
Организация
Министерство науки и высшего образования Российской Федерации
Федеральные государственные казенные учреждения
ФИЦ ИУ РАН
Федеральное государственное  учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук"
1027739314030
Организация
Министерство науки и высшего образования Российской Федерации
Федеральные государственные бюджетные учреждения