Устройство для определения правильной последовательности чередования прямоугольных импульсов от четырёхфазного источника питания
Устройство для определения правильной последовательности чередования прямоугольных импульсов от четырёхфазного источника питания
Устройство определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания предназначено для использования в импульсной технике. Источники прямоугольных импульсов подключены к контролируемой последовательности фаз. Первый блок памяти соединен с первой и второй последовательно подключенными фазами. Второй блок памяти соединен с третьей и четвертой последовательно подключенными фазами. Выходы первого и второго блоков памяти через первый и второй светодиоды соответственно связаны с первым логическим элементом ИЛИ, выход которого через третий светодиод подключен ко входу исполнительного элемента. Первая и вторая фазы подключены к первому логическому элементу И первого блока памяти, также вторая фаза подключена к первому входу второго логического элемента И первого блока памяти, со вторым входом которого связан выход первого блока памяти. Выходы первого и второго логических элементов И первого блока памяти подключены ко входам второго логического элемента ИЛИ первого блока памяти. Выход со второго логического элемента ИЛИ первого блока памяти является выходом первого блока памяти. Третья и четвертая фазы подключены к третьему логическому элементу И второго блока памяти, также четвертая фаза подключена к первому входу четвертого логического элемента И второго блока памяти, ко второму входу которого подключен выход второго блока памяти. Выходы третьего и четвертого логических элементов И второго блока памяти подключены к третьему логическому элементу ИЛИ второго блока памяти, выход которого является выходом второго блока памяти. Обеспечивается проверка правильного чередования сигналов для четырех фаз, что позволяет расширить область применения устройства.Увеличенное изображение (открывается в отдельном окне)


Полезная модель относится к импульсной технике, а именно, к устройствам определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, и может быть использована в системах автоматического управления бесколлекторными двигателями постоянного тока и синхронными шаговыми двигателями.

Известно устройство для защиты трехфазной нагрузки от неправильного чередования фаз и обнаружения обрыва фаз, содержащее преобразователи ток-напряжение, операционные усилители, подключенные к фазам защищаемой цепи, включенные по схеме компаратора и подключенные каждый к соответствующему преобразователю, исполнительный орган, четыре двухвходовых элемента И, три комбинированных триггера, трехвходовый элементы И, элемент задержки, источник постоянного сигнала и управляемый генератор одиночных импульсов. Выходы операционных усилителей подключены к одному из входов двухвходовых элементов И, другой вход которых объединен и подключен к управляемому генератору одиночных импульсов. Выходы двухвходовых элементов И подключены к счетным Т-входам соответствующих триггеров, управляющие входы R и S которых соответственно объединены и подключены к управляемому генератору одиночных импульсов. J-вход одного триггера подключен к источнику постоянного сигнала, J-вход другого триггера подключен к прямому выходу первого триггера, а J-вход третьего триггера через двухвходовый элемент И подключен к прямым выходам первого и второго триггеров. При этом K-входы первых двух триггеров подключены к инверсному выходу третьего триггера, K-вход которого подключен к собственному инверсному выходу через элемент задержки, а все прямые выходы триггеров подключены к входам трехвходовго элемента И, выход которого подключен к исполнительному органу (авторское свидетельство SU 792468, М. Кл.3 Н02Н 7/09, G01R 31/00).

Основным недостатком описанного устройства является сложность конструкции и взаимосвязей между элементами.

Наиболее близким по технической сущности к заявленному устройству (прототипом) является устройство для защиты трехфазной нагрузки от изменения чередования фаз и обрыва фазы, содержащее по числу фаз три источника прямоугольных импульсов, подключенные к контролируемой последовательности фаз, связанные с логическими элементами И и НЕ, и исполнительный элемент. Выход первого источника прямоугольных импульсов соединен с вторым входом второго элемента И и входом первого элемента НЕ, выход которого подключен к первому входу первого элемента И-НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом третьего элемента НЕ, выход которого соединен с входом третьего элемента НЕ, выход которого соединен с вторым входом первого элемента И-НЕ. Выход второго источника прямоугольных импульсов подключен к второму входу первого элемента И и входу второго элемента НЕ, выход которого соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом второго элемента И, выход которого соединен с входом четвертого элемента НЕ, выход которого подключен к второму входу второго элемента И-НЕ. Выход третьего источника прямоугольных импульсов соединен с первыми входами третьего и четвертого элемента И, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ. Третьи входы третьего и четвертого элементов И подключены соответственно к выходам второго и первого источников прямоугольных импульсов, четвертые выходы третьего и четвертого элементов И подсоединены соответственно к выходам первого и второго элементов И (авторское свидетельство SU 1089693, МПК3 Н02Н 7/09).

Однако данное устройство имеет узкую область применения, что может привести к аварийной ситуации, так как не позволяет проверить правильность чередования управляющих сигналов от четырехфазного источника питания.

Техническая проблема, решение которой обеспечивается при осуществлении полезной модели, заключается в создании устройства определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, способного осуществлять проверку заданной последовательности прямоугольных импульсов для четырех фаз, с расширенной областью применения в отношении процессов, в которых неправильная последовательность подачи управляющих сигналов от пятифазного источника питания может привести к аварийной ситуации.

Решение данной технической проблемы достигается тем, что устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, содержащее источники прямоугольных импульсов, подключенные к контролируемой последовательности фаз, логические элементы И, исполнительный элемент, согласно полезной модели содержит два блока памяти, каждый из которых построен на двух логических элементах И и одном логическом элементе ИЛИ. Выходы первого и второго блоков памяти через первый и второй светодиоды соответственно связаны с первым логическим элементом ИЛИ, выход которого через третий светодиод подключен ко входу исполнительного элемента. Выходы первого и второго источников прямоугольных импульсов подключены к первому логическому элементу И первого блока памяти, также выход второго источника прямоугольных импульсов подключен к первому входу второго логического элемента И первого блока памяти, со вторым входом которого связан выход первого блока памяти, выходы первого и второго логических элементов И первого блока памяти подключены ко входам второго логического элемента ИЛИ первого блока памяти, выход со второго логического элемента ИЛИ является выходом первого блока памяти. Выход третьего и четвертого источников прямоугольных импульсов подключены к третьему логическому элементу И второго блока памяти, также выход четвертого источника прямоугольных импульсов подключен к первому входу четвертого логического элемента И второго блока памяти, со вторым входом которого связан выход второго блока памяти, выходы третьего и четвертого логических элементов И второго блока памяти подключены ко входам третьего логического элемента ИЛИ второго блока памяти, выход с третьего логического элемента ИЛИ второго блока памяти является выходом второго блока памяти.

Предлагаемая полезная модель поясняется чертежом, где на фиг. 1 приведена поэлементная схема устройства для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, а на фиг. 2 - тактовая диаграмма работы устройства по фиг. 1.

Кроме того, на чертеже используются следующие обозначения:

1, 2, 3, 4 - источники прямоугольных импульсов;

а, b, с, d - фазы четырехфазного источника питания;

И1, И2, И3, И4 - логические элементы И;

ИЛИ1, ИЛИ2, ИЛИ3-логические элементы ИЛИ;

П1, П2 - блоки памяти;

HL1, HL2, HL3 - светодиоды;

y1, у2 - выходы блоков памяти;

у∑ - вход исполнительного элемента;

t1-t6 - моменты времени.

Устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания содержит источники 1, 2, 3, 4 прямоугольных импульсов, которые соединены с блоками памяти 5(П1), 6(П2), подключенными через первый 7(HL1) и второй 8(HL2) светодиоды, соответственно, к первому 9(ИЛИ1) логическому элементу ИЛИ, соединенному с третьим светодиодом 10(HL4).

Первый блок памяти 5(П1) соединен с последовательно подключенными первой фазой 11(a) и второй фазой 12(b). Первая фаза 11(a) и вторая фаза 12(b) подключены к первому 13(И1) логическому элементу И первого блока памяти 5(П1). Также вторая фаза 12(b) подключена к первому входу второго 14(И2) логического элемента И первого блока памяти 5(П1), со вторым входом которого связан выход 15(у1) первого блока памяти 5(П1). Выходы первого 13(И1) логического элемента И и второго 14(И2) логического элемента И первого 5(П1) блока памяти подключены ко входам второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1). Выход со второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1) является выходом 15(у1) первого блока памяти 5(П1).

Второй блок памяти 6(П2) соединен с последовательно подключенными третьей фазой 17(c) и четвертой фазой 18(d). Третья фаза 17(c) и четвертая фаза 18(d) подключены с третьему 19(И3) логическому элементу И второго блока памяти 6(П2). Также четвертая фаза 18(d) подключена к первому входу четвертого 20(И4) логического элемента И второго блока памяти 6(П2), ко второму входу которого подключен выход 21(у2) второго блока памяти 6(П2). Выходы третьего 19(И3) логического элемента И и четвертого 20(И4) логического элемента И второго блока памяти 6(П2) подключены к третьему 22(ИЛИ3) логическому элементу ИЛИ второго блока памяти 6(П2). Выход с третьего 22(ИЛИ3) логического элемента ИЛИ второго блока памяти 6(П2) является выходом 21(у2) второго блока памяти 6(П2).

Выход 15(у1) первого блока памяти 5(П1) и выход 21 (у2) второго блока памяти 6(П2) через первый 7(HL1) светодиод и второй 8(HL2) светодиод соответственно подключены к первому 9(ИЛИ1) логическому элементу ИЛИ, выход которого через третий светодиод 10(HL3) подключен к входу 23(у∑) исполнительного элемента.

Таким образом, первый блок памяти 5(П1) построен на первом 13(И1) логическом элементе И, втором 14(И2) логическом элементе И и втором 16(ИЛИ2) логическом элементе ИЛИ, а второй блок памяти 6(П2) построен на третьем 19(И3) логическом элементе И, четвертом 20(И4) логическом элементе И и третьем 22(ИЛИ3) логическом элементе ИЛИ.

Источник 1 прямоугольных импульсов связан с первой фазой 11(a), источник 2 прямоугольных импульсов связан со второй фазой 12(b), источник 3 прямоугольных импульсов связан с третьей фазой 17(c), источник 4 прямоугольных импульсов связан с четвертой фазой 18(d).

Работа устройства для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания осуществляется следующим образом.

В первый момент времени t1 с первой фазы 11(a) поступает прямоугольный импульс на первый 13(И1) логический элемент И первого блока памяти 5(П1), на выходе первого 13(И1) логического элемента И первого блока памяти 5(П1) сигнал отсутствует, таким образом на выходе 15(у1) первого блока памяти 5(П1) и входе 23(y∑) исполнительного элемента сигнала нет.

Во второй момент времени t2 с первой фазы 11(a) продолжает поступать прямоугольный импульс, со второй фазы 12(b) поступает прямоугольный импульс на второй вход первого 13(И1) логического элемента И первого блока памяти 5(П1), на выходе которого сигнал присутствует. С выхода первого 13(И1) логического элемента И первого блока памяти 5(П1) сигнал поступает на первый вход второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1), также прямоугольный импульс со второй фазы 12(b) поступает на первый вход второго 14(И2) логического элемента И первого блока памяти 5(П1), с выхода которого сигнал поступает на второй вход второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1). С выхода 15(у1) первого блока памяти 5(П1) сигнал поступает на второй вход второго 14(И2) логического элемента И первого блока памяти 5(П1). Таким образом происходит запоминание сигнала в первом блоке памяти 5(П1) по прямоугольному импульсу, поступающему со второй фазы 12(b). Также с выхода 15(у1) первого блока памяти 5(П1) сигнал поступает на первый светодиод 7HL1). Первый светодиод 7(HL1) загорается и с его выхода сигнал поступает на первый вход первого 9(ИЛИ1) логического элемента ИЛИ, с выхода которого сигнал поступает на третий светодиод 10(HL3). Светодиод 10(HL3) загорается. Так на выходе 15(у1) первого блока памяти 5(П1) и входе 23(у∑) исполнительного элемента сигнал присутствует.

В третий момент времени t3 с первой фазы 11(a) перестает поступать прямоугольный импульс, со второй фазы 12(b) продолжает поступать прямоугольный импульс, также с третьей фазы 17(c) поступает прямоугольный импульс на первый вход третьего 19(И3) логического элемента И второго блока памяти 6(П2), на выходе третьего 19(И3) логического элемента И второго блока памяти 6(П2) сигнал отсутствует. Таким образом на выходе первого блока памяти 21(у1) сигнал сохраняется за счет памяти по прямоугольному импульсу поступающему со второй фазы 12(b). На входе 23(y∑) исполнительного элемента сигнал присутствует.

В четвертый момент времени t4 со второй фазы 12(b) перестает поступать прямоугольный импульс, с третьей фазы 17(c) продолжает поступать прямоугольный импульс, также с четвертой фазы 18(d) поступает прямоугольный импульс на второй вход третьего 19(И3) логического элемента И второго блока памяти 6(П2), на выходе третьего 19(И3) логического элемента И второго блока памяти 6(П2) сигнал присутствует и поступает на первый вход третьего 22(ИЛИ) логического элемента ИЛИ второго блока памяти 6(П2), также прямоугольный импульс с четвертой фазы 18(d) поступает на первый вход четвертого 20(И4) логического элемента И второго блока памяти 6(П2), с выхода которого сигнал поступает на второй вход третьего 22(ИЛИ3) логического элемента ИЛИ второго блока памяти 6(П2). С выхода 21(у2) второго блока памяти 6(П2) сигнал поступает на второй вход четвертого 20(И4) логического элемента И второго блока памяти 6(П2). Также с выхода 21(у2) второго блока памяти 6(П2) сигнал поступает на второй светодиод 8(HL2). Второй светодиод 8(HL2) загорается, и с его выхода сигнал поступает на второй вход первого 9(ИЛИ1) логического элемента ИЛИ, с выхода которого сигнал поступает на третий светодиод 10(HL3). Светодиод 10(HL3) загорается. Таким образом происходит запоминание сигнала во втором блоке памяти 6(П2) по прямоугольному импульсу, поступающему с четвертой фазы 18(d). Так на выходе 21(у2) второго блока памяти 6(П2) и входе 23 (у∑) исполнительного элемента сигнал присутствует.

В пятый момент времени t5 с третьей фазы 17(c) перестает поступать прямоугольный импульс, с четвертой фазы 18(d) продолжает поступать прямоугольный импульс, также с первой фазы 11 (а) поступает прямоугольный импульс на первый вход первого 13(И1) логического элемента И первого блока памяти 5(П1). Таким образом на выходе 21(у2) второго блока памяти 6(П2) сигнал сохраняется за счет памяти по прямоугольному импульсу, поступающему с четвертой фазы 18(d). На входе 23 (y∑) исполнительного элемента сигнал присутствует.

С момента времени t6 начинается повторение цикла.

Когда происходит нарушение последовательности подключения фаз, сигнал на выходе носит прерывистый характер.

Таким образом, устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания имеет преимущество перед устройством для защиты трехфазной нагрузки от изменения чередования фаз и обрыва фазы, выбранным в качестве прототипа, заключающееся в возможности проверки правильного чередования сигналов для четырех фаз при меньшем количестве используемых логических элементов, что позволяет расширить область применения устройства в технологических процессах, в которых неправильная последовательность подачи управляющих сигналов от четырехфазного источника питания может привести к аварийной ситуации.
В системах автоматического управления бесколлекторными двигателями постоянного тока и синхронными шаговыми двигателями.
Мая
Стальная
Ивановна
профессор
Кандидат технических наук
Профессор
-
-
-
РОССИЯ
Андрей
Марков
Михайлович
Ректор
РОССИЯ
45.53.99
Прочие виды электротехнического оборудования
02.02.AC
AUTOMATION & CONTROL SYSTEMS
Мая
Стальная
Ивановна
70%
РОССИЯ
Илья
Иванов
Алексеевич
10%
РОССИЯ
Елизавета
Рязанова
Дмитриевна
10%
РОССИЯ
Дмитрий
Попов
Олегович
10%
РОССИЯ
АлтГТУ
Федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова"
1022201517854
Организация
Министерство науки и высшего образования Российской Федерации
Федеральные государственные бюджетные учреждения